一、DDR2简介

　　DDR2是由JEDEC( JEDEC （Joint Electron Device Engineering Council），电子元件工业联合会。JEDEC是由生产厂商们制定的国际性协议，主要为计算机内存制定。工业标准的内存通常指的是符合JEDEC标准的一组内存。)定义的全新的下一代DDR内存技术标准，将在intel下一代BTX规格的代号Alderwood的i915P芯片组和代号Grantsdale的i925X芯片组中被完整支持。AMD方面还没有正式宣布下一代芯片组是否完整支持DDR2。

　　二、DDR2技术规格

　　DDR2内存起始频率将从DDR内存最高标准频率400Mhz开始，现已定义可以生产的频率支持到533Mhz到667Mhz,标准工作频率工作频率分别是200/266/333MHz，工作电压为1.8V。DDR2采用全新定义的240 PIN DIMM接口标准，完全不兼容于现有DDR的184PIN DIMM接口标准，这就意味着，现有所有DDR标准接口的主板，无法使用DDR2内存。这将成为DDR2内存标准普及的一大障碍，幸而INTEL下一代平台将完整支持240PIN的DDR2接口，给DDR2在2005年的普及打下了基础。相信大家都已经看见，市面上已经推出多款采用DDR2显存的显卡产品。然而，应用再显卡上的DDR2内存生产标准与方式是与桌面系统应用上的DDR2技术截然不同的，再次篇文章暂不作详细分辨，不过大家要清楚为什么显卡上已经可以大量应用而桌面系统还不行。DDR2内存技术相对于上一代标准DDR技术，用简单明了的方式来说，虽然DDR2和DDR一样，采用了在时钟的上升延和下降延同时进行数据传输的基本方式，但是最大的区别在于，DDR2内存可进行4bit预读取.两倍于标准DDR内存的2BIT预读取，这就意味着，DDR2拥有两倍于DDR的预读系统命令数据的能力，众看官时看到此处，是否已经明白了什么，认为为此，DDR2则简单的获得两倍于DDR的完整的数据传输能力。那么笔者告诉您，DDR2 400Mhz 同样命名为PC3200，请继续看下去，为什么呢？ DDR2内存技术最大的突破点其实不在于看官们所认为的两倍于DDR的传输能力，而是，在采用更低发热量，更低功耗的情况下，反而获得更快的频率提升，突破标准DDR的400MHZ限制。看起来，这似乎更神奇，突破最高频率限制，竟然还能降低发热量和功耗？虽然DDR2技术还采用了几种全新技术配合完整以上能力，然而关键还在于4BIT的预读取能力,笔者将带大家一步步看来。

　　三、DDR2频率与带宽

　　下表列出了已经发布的三种DDR2内存标准的频率与带宽，值得注意的是，DDR2 400Mhz 与DDR400Mhz 的所拥有的带宽是一样的3.2GB. 还有，在双通道内存技术的辅助下，667MHZ的DDR2将最高提供10.6GB/S的惊人带宽！

　　DDR2内存起始容量为256MB，往上可支持到512MB,1G。在桌面系统上提供了充足的容量保障。理论上DDR2内存颗粒所拥有的高密度特色，可以支持最高4G以上的容量，从而广泛应用于专业领域。更也许会在未来几年内，给PC系统带来nGB级的超级容量。

　　DDR2标准规定所有DDR2内存均采用FBGA封装形式。不同于目前广泛应用的TSOP, TSOP-II封装形式，FBGA封装提供了更好的电气性能与散热性，为DDR2内存的稳定工作与未来频率的发展提供了良好的保障。目前应用再显卡上的DDR2内存颗粒也全部采用的FBGA封装模式。DDR2内存采用1.8V电压，相对于DDR标准的2.5V，降低了不少，从而提供了明显的更小的功耗与更小的发热量，这一点的变化是意义重大的，同样也让DDR2内存更适应与笔记本与膝上电脑。既然能以这么低的电压工作，是如何实现频率提升的呢？

　　四、DDR2工作原理

　　大家都知道，内存基本工作步骤分为：从系统预读数据--保存在内存单元队列--传输到内存I/O缓存--传输到CPU系统处理。

　　DDR内存采用200MHZ的核心频率，通过两条路线同步传输到I/O缓存，实现400MHZ的是实际频率。

　　DDR2采用100MHZ的核心频率，通过四条传输路线同步传输至I/O缓存，同样实现400MHZ的实际频率。正是因为DDR2可以预读4BIT数据，所以，可以采用四路传输，而由于DDR只能预读2BIT数据，则只能采用200MHZ的两条传输线路实现400MHZ。这样，DDR2就完全实现了在不降低总频率的情况下，将核心频率降低到100MHZ，从而很轻松能够实现更小散热量，更低电压要求。而且，核心频率可以进一步提升，从而实现133*4 ，166*4 ，最大200*4达到800MHZ的程度。然而，大家都知道，更低的内存延迟，能带来更高的性能，然后，在DDR2中，为了保证4路传输的稳定流畅性，避开电气干扰与数据冲突，采用了稍大于DDR的延迟设定。